PAT-NO:

JP362299081A

DOCUMENT-IDENTIFIER: JP 62299081 A

TITLE:

THIN-FILM TRANSISTOR

PUBN-DATE:

December 26, 1987

INVENTOR-INFORMATION: NAME HIRANAKA, KOICHI YAMAGUCHI, TADAHISA YOSHIMURA, TETSUZO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

FUJITSU LTD

N/A

APPL-NO: JP61142531

APPL-DATE:

June 18, 1986

INT-CL (IPC): H01L029/78, H01L027/12

US-CL-CURRENT: 257/59, 257/E29.273

ABSTRACT:

PURPOSE: To enable a thin-film transistor to maintain an increased WRITE

speed for a prolonged period of time as a driver for a liquid crystal display

by a method wherein thin-film transistor insulation is constituted of a

lamination of a plurality of two-film layers of silicon oxide/nitride and

silicon nitride.

CONSTITUTION: In a thin-film transistor of this design, on one side of an

amor phous semiconductor film 4, which may be an amorphous silicon hydride film

to function as an activation layer, there is a gate electrode 2 installed with

the intermediary of a gate insulating film 3 and, on the other side of the amor

phous semiconductor film 4, there are source drain electrodes 6 positioned not

opposing the gate electrode 2. The gate insulating film 3 in this thin-film

transistor is a lamination 3c built of a plurality of two-film layers of

silicon oxide/nitride thin films 3a and silicon nitride thin films 3b. A large

ON current realizes in a silicon nitride thin film 3b and any defect involving

the level of electron capture may be compensated for by oxygen

atoms present in a silicon oxidide/nitride thin film 3a, and this allows a large ON current to be sustained with high stability for a prolonged period of time.

COPYRIGHT: (C)1987,JPO&Japio

⑩日本国特許庁(JP)

の特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62-299081

MInt Cl.4

識別記号

庁内整理番号

❷公開 昭和62年(1987)12月26日

H 01 L 29/78 27/12

3 1 1

G-8422-5F 7514-5F

審査請求 未請求 発明の数 1 (全6頁)

公発明の名称

薄膜トランジスタ

创特 願 昭61-142531

御出 願 昭61(1986)6月18日

⑫発 明 者 中 明 何発 者 Ш 川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区上小田中1015番地 富士通株式会社内

@発 明 吉 村 忠 久

弘

川崎市中原区上小田中1015番地 富士通株式会社内

の出 顖 富士通株式会社

川崎市中原区上小田中1015番地

の代 理 弁理士 井桁 貞一

1. 発明の名称

顔膜トランジスタ

2. 特許請求の範囲

[1] 非晶質半導体膜(4)の一方の面にゲート 絶縁膜(3)を介してゲート電極(2)が設け られ、前記非晶質半導体膜(4)の他方の面に 前記ゲート電極(2)と対向することなくソース 電板・ドレイン電極(6)が設けられてなる意識 トランジスタにおいて、

府記ゲート絶益膜(3)は酸窒化シリコンの 移版(3a)と窒化シリコンの移版(3b)との 二重層が複数積層されてなる積層体(3c)であ ることを特徴とする強能トランジスタ。

[2] 前記符股トランジスタは、前記ゲート 遺極(2)が非晶気基板(1)上に形成されてな る逆スタガード型痔膜トランジスタであることを 特徴とする特許請求の範囲第1項記載の離膜トラ ンジスタ.

[3] 前記移職トランジスタは、前記ソース

世極・ドレイン世極(6)が非晶質基板(1)上 に形成されてなるスタガード型移服トランジスタ あることを特徴とする特許請求の範囲第1項 起放の経版トランジスタ。

[4] 前記非晶質半導体膜(4) は水楽化アモル ファスシリコン膜であることを特徴とする特許 請求の範囲第1項、第2項、または、第3項記載 の移路トランジスタ。

[5] 前記酸度化シリコンの薄膜(3 a)と変化 シリコンの移設 (3 b) との二重用が複数抵押さ れてなる私掛体(3 c)と前記ゲート電板(2) との間に、窒化シリコンの移収(3 d)が介在し てなることを特徴とする特許請求の範囲第1項、 第2項、第3項、または、第4項記載の移取トラ

[6]前記酸窒化シリコンの移設(3 a)と 窒化シリコンの**待膜(3**b)との二重層の厚さは 100人以下であることを特徴とする特許請求の 範囲終し頃、第2項、第3項、第4項、または、 第5項記載の輝膜トランジスタ。

[7] 前記触室化シリコンの輝酸(3 a)と 望化シリコンの턩酸(3 b)との二重層が複数 徒層されてなる積層体(3 c)の厚さは 3.000~ 5.000 人の範囲にあることを特徴とする特許額 火の範囲第1項、第2項、第3項、第4項、第5 項、または、第6項記載の傳膜トランジスタ。

3. 発明の詳細な説明

(長姜)

移版トランジスタの改良である。特に、長時間にわたり安定して大きなオン電流を維持することができ、この移版トランジスタが液晶ディスプレイ装置の駆動用に使用された場合、速い書き込み速度を実現することができ、高い信頼性をもって正確な時調表示をなしうるようにする改良である。

本発明の要旨は、酸窒化シリコンの薄膜と窒化シリコンの薄膜との二重層が複数後層されてなる 結層体をもって薄膜トランジスタのゲート絶縁膜 を形成することにある。

スシリコン脱等の非晶質半導体膜よりなる活性層であり、5は高不純物温度の水素化アモルファスシリコン脱等の低低抗非晶質半導体膜等よりなるコンタクト股であり、5はチタン・クローム等の金属膜よりなるソース電極・ドレイン電極である。

(免明が解決しようとする問題点)

(産業上の利用分野)

本免別は部以トランジスタの改良に関する。 特に、電界効果移動度とオン電流とを大きくし、 さらに、オン電流が経時変化することがなく長時間にわたって大きな値を維持しうるようにし、 この移膜トランジスタが被出ディスプレイ装置の 緊動用に使用された場合、長時間にわたり安定 して速い 書き込み速度を維持することができ、 長時間高い質如性をもって正確な階調姿示をなし うるようにする改良に関する。

〔従来の技術〕

して小さくなり、しきい値電圧が正バイアス側に変化し、移以トランジスタが液晶ディスプレイ 装置の駆動用に使用された場合、階調が時間の 経過とともに変化することになり、この嫌膜トラ ンジスタは階調表示をなす液晶ディスプレイ装置 の駆動用には使用しえないという欠点がある。

本発明の目的は、この欠点を解析することにあり、オン電流が経時変化することなく終始安定的に大きく、液出ディスプレイ装置の駆動用に使用された場合、費き込み速度が安定的に速く、 及時間高い唇肌性をもって正確な階調表示をなし うる利益を有する意識トランジスタを提供することにある。

(問題点を解決するための手段)

上記の目的を達成するために木発明が採った 手段は、

酒性層として機能する水素化アモルファスシリコン酸等非晶質半導体膜4の一方の面にゲート絶縁限3を介してゲート電板2が設けられており、

また、非品質半導体膜 4 の他方の面にはゲート 電極 2 と対向することなくソース電極・ドレイン 電極 8 が設けられている薄膜トランジスタのゲー ト絶縁膜 3 として、

競 室 化 シ リ コ ン の 存 膜 3 a と 窒 化 シ リ コ ン の 存 膜 3 b と の 二 重 層 が 複 数 積 層 さ れ て い る 積 層 体 3 c を 使 用 す る こ と に あ る。

本発明に係る舒膜トランジスタは、逆スタガー ド型としてもスタガード型としても使用しうる。

本 免明 に 係 る 様 膜 トランジスタの 括 性 暦 は 非 晶 質 半 導 体 膜 で あれ ば 足 り る が 、 水 素 化 ア モルファ ス シ リ コ ン 膜 が 娘 も 現 実 的 に 有利 で ある 。

本発明の要旨に係る酸窒化シリコンの種膜3aと窒化シリコンの種膜3bとの二重層が複数技局されてなる技験体3cが活性層と接触していることは必須であるが、これがゲート電極2と接触している必要はないから、ゲート電極2と接触する膜を窒化シリコン膜とすれば、オン電流をさらに大きくする効果がありさらに有利である。

本発明の要旨に係る技器体3cを構成する酸度

(実施例)

以下、図面を参照しつい、本発明の一実施例に係る確服トランジスタについてさらに説明する。

第2図参照

スパッタ注または真空蒸着法を使用して、ガラス版等非晶質の絶縁性基板 1 上に、モリブデン、クローム、ニクロム等の膜を 500~1,000 A 厚に形成し、リングラフィー法を使用してこれをパターニングしてゲート電極 2 を形成する。

郎3図参照

高周波グロー放電分解法を使用して酸窒化シリ

化シリコンの停設3aと室化シリコンの存設3b との二重燈の所さは 100人以下であることが望ま しい。

本発明の要替に係る酸窒化シリコンの移版3 a と空化シリコンの移版3 b との二血層が複数結構 されてなる基層体3 c の厚さは 3,000~5,000 A

(作用)

窒化シリコン酸をゲート絶縁限として使用した 場合オン電流が経時変化して小さくなる理由は、 窒化シリコン酸に電子論獲準位が存在するからで ある。

そこで、本発明にあっては、酸窒化シリコンの 存限3 aと窒化シリコンの様限3 b との二重層が 複数級 層されてなる機層体3 c をもってゲート 絶縁膜を構成し、酸窒化シリコンの薄膜3 a 中の 酸素原子をもって上記の窒化シリコンの薄膜3 b 中の電子植模単位を補償したものであり、本発明 に係る顔膜トランジスタにあっては、酸窒化シリ

コンの薄膜3 a と 窒化 シリコンの薄膜3 b との 二 重暦 が 複数 徒 暦 されて なる 長 暦 体 3 c を 形 成 する。 この工程 は 次の 2 工程 の 数 り 返 しょり なる。

第 1 の工程においては、モノンランと亜酸化窒素と酸素との混合ガス、または、モノンランとアンモニヤと亜酸化窒素もしくは酸素との混合がスを反応性ガスとし、ガス圧 0.1~10 Torr、基板温度 250~300 でにおいて、RFパワー20~100 Wをもって酸窒化シリコンの移設3 aを形成する。この酸窒化シリコンの組成比は、シリコンが 0.2~ 0.4であり、酸素が 0.5~ 0.7であり、窒素が 0.05~ 0.2 である。

第2の工程においては、モノシランとアンモニャとの混合ガスを反応性ガスとし、ガス圧 0.2~10 Torr 、基板温度 250~300 ℃において、RFパワー50~100 Wをもって窒化シリコンの待段3 bを形成する。この空化シリコンの組成比はシリコン1、写案0.85~1.33である。

酸窒化シリコンの母膜3 a と変化シリコンの

稲膜3 b との二重層の設厚は10~ 100人の範囲が 望ましい。この二重層を30~50層積層して厚さが 3.000~ 5,000人の技器体3 cを形成する。

真空を破ることなく、 モノシランのみを使用し てなす高周波グロー放電分解法を採用して厚さ 100~1.000 Aの、好ましくは 300Aの、水楽化 アモルファスシリコン脱4よりなる活性層を形成 する. この工程は、ガス圧 0.1~10Torr 、 塩板 温度 250~300 でにおいて、RFパクー10~20W . をもってなす。

第1図参照

対向する領域にレジストマスク(図示せず)を 形成した後、高周波グロー放電分解法を使用し て、厚さ 300人のリンドープされた水業化アモル ・ ファスシリコン膜とチタン、クローム、モリプデ ン、ニクロム、アルミニュウムまたはこれらの 組み合わせの膜を形成した後上記のレジストマス ク(図示せず)とその上に形成されたリンドープ された水楽化アモルファスシリコン酸とチタン、

この実験はゲート電圧を107(オフ状態)と し、ドレイン・ソース間電圧を1Vとして、 120分間使用したものであり、Y餡には、電源 役入後も分経過後のドレイン電流I(も)と電源 投入時のドレイン危流Ⅰ(0)との比を示す。 図より明らかなように、従来技術に係る種膜トラ ンジスタにあっては、 B をもって示すように、 世界投入後 120分にして、ドレイン電流が約20% 低下するが、木苑明に係る種膜トランジスタに・ あっては、 A をもって示すように、 電弧投入技 120分経過してもドレイン電流は約2%低下する に過ぎず、私めて安定である。

33 5 图 48 图

木兎男の質旨に係る酸窒化シリコンの種膜 3 a と窒化シリコンの移膜3bとの二重形が複数勧問 されてなる胚胎体3cが括性胎4と接触している ことは必須であるが、ゲート電極2と接触してい る必要はないから、この私居体3cは、図示する ように、活性層4と接触する領域のみに設け、 ゲート電板2と接触する領域には、オン電流を クローム、モリブデン、ニクロム、アルミニュウ ムまたはこれらの組み合わせの段を除去して、 ソース電板・ドレイン電板コンタクト膜5とソー ス電極・ドレイン電極 6 を形成し、最後に業子 分離をする。

このようにして製造された種膜トランジスタに おいては、ゲート絶益服3を構成する顔空化シリ コンの形成3aと窒化シリコンの特段3bとの 二重層が複数積層されてなる積層体3cのうちの 窒化シリコンの移設3 bによって存版トランジス タのオン電流値が規定されるため、電界効果移動 リングラフィー法を使用してゲート電極2に ・ 度とオン電旋とは大きく、しかも、盛化シリコン 移限3b中に不可避的に存在する位子抽獲幣位は 酸窒化シリコン薄膜3a中の酸素原子によって 朔似されることになり、指性潜中を移動する世子 をトラップすることがないので、オン焜旋が経時 変化することはなく、長時間使用にかかわらず 安定して大きな価を維持する。

> この発明の効果の実験結果Aを、従来技術の 実験結果Bと比較して第4回に示す。

> 大きくする機能を有する窒化シリコン酸3dを 設けておけば、さらにオン電流を大きくしうる。 第6図参照

> 本発明は、図示するようなスタガード型に直用 することも可能である。

(公明の毎季)

以上説明せるとおり、木苑明に係る種膜トラン ジスタのゲート絶縁膜は、敵窒化シリコンの移腹 と窒化シリコンの種類との二重層が複数結果さ れてなる狡猾体をもって構成されているので、 酸窒化シリコンの薄膜と窒化シリコンの薄膜との 二重層が複数技器されてなる技器体の構成要素の 一つである窒化シリコンの移腹の機能により電界 効果移動度が大きくなってオン電流は大きくな り、この窒化シリコンの痔膜に不可避の欠点であ る電子捕獲準位は、厳窒化シリコンの薄膜と窒化 シリコンの移膜との二重層が複数積層されてなる **疑問体の構成要素の他の一つである酸窒化シリコ** ンの移膜中の酸素原子によって組織されてトラッ

特開昭62-299081(5)

プとして 接 能 し な く な り 、 そ の た め 、 長 時 間 に わ た り 、 大 き な オ ン 電 茂 の 値 を 蔵 持 す る こ と が で き る 。

もして、これが液晶ディスプレイ装置の駆動用に使用された場合、オン電技が大きく、書き込み速度が向上するので、菌素数の多い大画面の液晶ディスプレイ装置とすることができ、しかも、オン電流が長時間安定しているので、長時間安定して正確な階調表示をなすことができる。

4. 図面の簡単な投明

第 1 図は、本発明の一実施例に係る逆スタガード 型の移譲トランジスタの転面図である。

第2~3図は、木発明の一変施例に係る逆スタガード型の毎膜トランジスタの製造工程図である。

郊4 図は、本発明の効果確認試験の試験結果を ·示すグラフである。

第 5 図は、本発明の他の実施例(特許請求の範囲 第 5 項に対応)に係る逆スタガード型の聴験トラ ンジスタの断面図である。 第 8 図は、本発明の他の実施例(特許請求の義語 第 3 項に対応)に係るスタガード型の意膜トラン ジスタの新面図である。

第7日は、従来技術に係る逆スタガード型の脊膜トランジスタの質面図である。

1・・・非品質落板(ガラス落板)、

2・・・ゲート電極、

3 · · · ゲート絶疑説.

3 a · · · 厳窒化シリコンの等限、

3 b・・・ 窒化シリコンの薄膜、

3 c · · · 触室化シリコンの存膜 3 a と 密化シリコンの移設 3 b との抜胎体、

3 d・・・ 室化シリコンの移膜、

4 · · · 水素化アモルファスシリコン設等の非晶質半導体膜よりなる活性層、


5・・・コンタクト股、

6・・・ソース電極・ドレイン電板。


A・・・本発明の結果、

B・・・従来技術の結果。

代理人 弁理士 井桁貞




工程图第 3 图




证来技術

第一7 图




本発明


第 1 図




工程図

第 2 区







第 5 图